Synteza systemów cyfrowych w języku SystemVerilog
Autor:Salauyou, Valery ; Klimowicz, Adam
Data wydania: Temat i słowa kluczowe:języki opisu sprzętu ; języki projektowania sprzętu cyfrowego ; projektowanie sprzętu cyfrowego ; SystemVerilog ; weryfikacja projektów
Typ zasobu: Język: Prawa:licencja Creative Commons: BY-NC-ND 4.0
Digitalizacja: Wydawca:Oficyna Wydawnicza Politechniki Białostockiej
Miejsce wydania: Lokalizacja oryginału: