@misc{Salauyou_Valery_Synteza,
 author={Salauyou, Valery and Klimowicz, Adam},
 howpublished={online},
 publisher={Oficyna Wydawnicza Politechniki Białostockiej},
 language={pol},
 type={skrypt},
 title={Synteza systemów cyfrowych w języku SystemVerilog},
 keywords={języki opisu sprzętu, języki projektowania sprzętu cyfrowego, projektowanie sprzętu cyfrowego, SystemVerilog, weryfikacja projektów},
}